9月16日，在由盖世汽车主办的2026第六届汽车芯片生态大会上，重庆长安汽车股份有限公司芯片开发高级副总工程师丁可，围绕智能汽车发展趋势、车载芯片需求及长安RISC-V实践三个维度进行了技术分享。
外观设计
本次大会并非新车发布活动，而是聚焦底层硬件架构的技术交流。据盖世汽车9月16日报道，丁可在会上指出，中国汽车品牌已实现换道超车。2026年上半年，中国品牌汽车市占率达到75%，狭义渗透率达60%。
在智能化硬件的载体层面，丁可认为智能汽车将成为继PC、智能手机之后下一个ICT最大母生态。他表示：“未来的汽车应该是一个可进化的智能agent，将成为科技创新的载体，引领新一轮的科技变革。”这意味着汽车的物理形态正从传统出行工具向智能移动机器人转变，其外部传感器布局与整车电子电气架构的集成度正在发生根本性变化，以支撑更高阶的智能驾驶功能落地。目前L2级辅助驾驶渗透率已超70%，高阶L2+装配率提升至29%，智能驾驶正进入全民普及阶段。
内饰与科技
座舱与智驾的底层芯片融合是本次分享的核心科技亮点。据盖世汽车报道，丁可强调，舱驾一体芯片将成为未来趋势。长安正沿着“one box”方向演进，通过舱驾融合简化架构、降低通信延迟、减少冗余成本，形成“大脑加小脑”的组合。其核心目标是“做到安全”和“做到低延迟”。
丁可透露了一个关键数据：L3到L4级智能驾驶涉及1400多个可运行进程，传统计算架构需耗费大量成本解决冗余和失效问题。因此，将座舱显示交互与智驾计算进行底层打通成为刚需。结合产业调研网9月13日发布的相关报告背景，当前智能座舱显示驱动芯片（DDIC）作为连接座舱主控SoC与各类车载显示屏的核心桥梁，正向极致集成化方向演进，主流车规级DDIC已全面支持高分辨率、高刷新率接口，这与长安推进的高集成化中央大脑方向相契合。
动力与续航
在汽车芯片的“算力动力”方面，丁可表示，汽车芯片正朝着大算力、高带宽、高集成化方向发展，未来将以1000 TOPS以上AI算力加高带宽中央大脑为核心。
随着大模型快速上车，算力消耗呈指数级增长。丁可介绍，目前7B模型已实现车载部署，借助MOE架构，30B模型也在考虑上车。端到端技术路线正从Transformer+BEV向VLM、VLA乃至世界模型迭代，这对算力和调度效率提出了更高要求。这种算力层面的“动力升级”，直接决定了高阶智能驾驶系统的响应速度与决策能力上限，是支撑车辆持续进化的核心基础。
价格与配置
如何通过开源架构把芯片价格降下来，是长安此次分享的最终商业目标。据盖世汽车报道，丁可介绍了长安在RISC-V领域的深度实践。长安早在2022年就对RISC-V CPU内核进行了详细评估，发现其在MCU领域算力已超过ARM，实时性基本相当。基于五级流水线的RISC-V架构，中断响应可在120个时钟周期内到达入口函数，功耗表现优异。
此外，长安还在探索基于RISC-V自定义指令集扩展的AI DSA架构，通过BF16与INT8混合精度加速，在提升精度的同时大幅降低成本。“怎么把CPU的价格打下来？怎么把GPU的价格打下来？这是我们最终的目标。”丁可表示，长安希望以开放态度与产业同仁合作，将芯片管控下探到IP核级别，极致提升产品性价比，共同完善RISC-V生态并参与标准制定。
结尾
本次技术分享展示了长安汽车在底层芯片架构上的最新研发进展，相关舱驾融合与RISC-V技术成果将在后续车型中逐步落地应用。