9月16日，在由盖世汽车主办的2026第六届汽车芯片生态大会上，重庆长安汽车股份有限公司芯片开发高级副总工程师丁可，从智能汽车发展趋势、车载芯片需求及长安RISC-V实践三个维度进行了分享。其核心观点是：通过“舱驾融合”将座舱和智驾芯片合二为一，并引入RISC-V开源指令集架构来替代部分传统封闭架构，从而在保证安全的前提下把车载计算平台的成本降下来。
要理解长安这次分享的技术含量，得先搞懂两个概念：“舱驾融合”和“RISC-V”。
所谓舱驾融合（One Box），就是把原本独立运行的智能座舱芯片和智能驾驶芯片，集成到一颗或一组高度协同的SoC（系统级芯片）中。上一代主流方案是“分布式架构”，座舱管屏幕娱乐，智驾管开车，两者各用各的芯片，中间靠线束通信。这种架构不仅硬件冗余多、成本高，而且跨域通信会带来延迟。丁可指出，长安正沿着“One Box”方向演进，形成“大脑加小脑”的组合，核心目标是“做到安全”和“做到低延迟”。他透露了一个关键数据：L3到L4级智能驾驶涉及1400多个可运行进程，如果用传统计算架构，需要耗费大量成本去解决冗余和失效问题。相比之下，行业内一些竞品目前仍在采用“舱驾分离”或多域控制器拼接的方案，虽然开发难度相对较低，但在系统集成度和长期成本控制上存在瓶颈。
另一个重点是RISC-V架构。简单来说，RISC-V是一种开源的CPU指令集架构，相当于设计芯片的“底层图纸”。过去汽车里的MCU（微控制器，负责车窗、雨刮等基础控制的小芯片）和计算芯片大多基于ARM架构，而ARM是需要支付高昂授权费的封闭体系。长安早在2022年就对RISC-V CPU内核进行了详细评估，发现其在MCU领域的算力已经超过ARM，且实时性基本相当。具体到技术指标，基于五级流水线的RISC-V架构，中断响应（即芯片接收到紧急信号到开始处理的时间）可在120个时钟周期内到达入口函数，功耗表现优异。此外，长安还在探索基于RISC-V自定义指令集扩展的AI DSA（特定领域架构），通过BF16与INT8混合精度加速，在提升AI运算精度的同时大幅降低成本。
这些底层芯片技术的演进，对日常用车意味着什么？
首先是智驾系统的响应速度与安全冗余。当座舱和智驾融合在一个“中央大脑”里，车辆在处理复杂路况时，不再需要跨越不同的物理芯片去传递数据，通信延迟会显著降低。结合丁可提到的行业背景，端到端技术路线正从Transformer+BEV（一种将摄像头画面转化为鸟瞰图的传统感知模型）向VLM（视觉语言模型）、VLA乃至世界模型迭代。目前7B（70亿参数）大模型已实现车载部署，借助MOE（混合专家模型）架构，30B模型也在考虑上车。这意味着未来的车机能像人一样“看懂”复杂的交通场景，而舱驾一体的高带宽、低延迟特性，正是支撑这些大模型跑起来的基础设施。
其次是整车成本的下降空间。丁可直言：“怎么把CPU的价格打下来？怎么把GPU的价格打下来？这是我们最终的目标。”芯片成本的下探，直接关系到消费者买车时的价格。如果RISC-V生态成熟，车企不再需要为每一颗芯片向海外架构公司缴纳高昂的专利费，这部分省下来的成本可以转化为更高的性价比配置，或者让高阶智驾功能下放到更便宜的车型上。据盖世汽车报道，丁可提到2026年上半年中国品牌汽车市占率达到75%，L2级辅助驾驶渗透率已超70%，高阶L2+装配率提升至29%。要让智驾真正进入全民普及阶段，底层的芯片降本是关键一环。
为了更直观地理解长安提出的技术方向，我们将相关核心指标与行业现状进行对比：
- 算力目标：长安提出未来将以1000 TOPS以上AI算力加高带宽中央大脑为核心；而目前主流高阶智驾车型的算力普遍在200至500 TOPS区间。
- 中断响应延迟：长安测试的RISC-V五级流水线架构，中断响应可在120个时钟周期内到达入口函数；传统同级ARM MCU的表现通常在此水平或略逊。
- AI加速精度：长安探索的AI DSA架构支持BF16与INT8混合精度加速；行业常规方案多为单一INT8量化，混合精度能在保持推理速度的同时减少精度损失。
- 智驾进程调度：L3到L4级智能驾驶涉及1400多个可运行进程；传统分布式架构需多颗芯片分担，舱驾融合则集中在统一平台调度。
客观来看，这套技术方案目前处于什么阶段？
从时间线上看，长安在2022年就启动了RISC-V内核评估，2025年2月升级发布了“北斗天枢2.0”计划，承诺不再开发非智能化新产品，智能化领域投入超600亿元，并在2026长安汽车科技生态大会上推出了自研一段式端到端智能驾驶辅助系统——天枢领航。这说明长安的芯片战略不是停留在PPT上，而是有明确的资金和研发体系支撑。
但挑战依然存在。正如产业调研网发布的《中国智能座舱显示驱动芯片行业发展研究分析与市场前景预测报告（2026-2032年）》中所指出的，车规级芯片对零缺陷、宽温域运行及长生命周期供应的要求极高，认证壁垒深厚。RISC-V虽然在MCU领域展现出优势，但要全面替代高性能计算领域的ARM或x86架构，还需要完善的软件工具链和庞大的开发者生态。丁可也强调，长安希望以开放态度与产业同仁合作，将芯片管控下探到IP核级别，共同完善RISC-V生态并参与标准制定。
总结来说，长安汽车在2026第六届汽车芯片生态大会上展示的舱驾融合与RISC-V实践，是一条试图从底层硬件打破成本与技术天花板的路线。对于关注智能驾驶的消费者而言，在选购搭载高阶智驾的车型时，除了看表面的激光雷达数量和标称算力，也可以开始关注其背后的电子电气架构是否向中央计算演进，以及车企是否具备底层的软硬件协同能力。毕竟，真正好用且不贵的智驾体验，往往是从一颗高性价比的芯片开始的。（信息来源：盖世汽车、第一电动网，9月16日）